• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    使用一「準主時基」電路週期性地使個別脈衝寬度調變(PWM)產生器與一已知參考信號重新同步。此準主時基將相對於所有PWM輸出頻率處於最低頻率，其中所有該等PWM輸出頻率皆處於與準主頻率相同之頻率或處於該準主頻率之一(若干)整數倍頻率。此「準主時基」電路允許由於使用者PWM組態錯誤及/或更新錯誤所致之微小時序錯誤，且仍產生保持彼此同步之穩定PWM信號輸出。
    公开号:TW201320607A
    申请号:TW101130568
    申请日:2012-08-23
    公开日:2013-05-16
    发明作者:Bryan Kris
    申请人:Microchip Tech Inc；
    IPC主号:H03K7-00
    专利说明:
    同步多頻率脈衝寬度調變產生器
    本發明一般而言係關於多頻率脈衝寬度調變信號之產生，且更特定而言係關於同步所產生多頻率脈衝寬度調變信號。
    電力轉換應用在具有利用以不同頻率操作且在頻率上彼此諧波相關(亦即，整數頻率比率)之多個脈衝寬度調變(PWM)信號輸出之多個子電路上正變得越來越精細。舉例而言，一個PWM信號頻率可係另一PWM信號頻率之一整數倍。現有PWM產生技術可產生此等諧波相關PWM信號輸出頻率，但由於其中之計數器自由運行，因此其不能回應於使用者組態錯誤、更新錯誤、相位偏移改變及/或回應於外部非同步事件(諸如可致使PWM信號輸出當中之一初始同步丟失之一外部同步信號)而維持PWM信號之適當同步。
    因此，需要一種產生維持同步而無論使用者或系統事件如何之多頻率脈衝寬度調變(PWM)信號之方式。根據本發明之教示，PWM信號同步藉助複數個相位偏移計數器、複數個相位比較器、複數個本端時基計數器及經由一主時基觸發之一同步電路達成。
    使用一「準主時基」電路週期性地使個別PWM產生器與一已知參考信號重新同步。此準主時基將相對於所有PWM輸出頻率處於最低頻率，其中所有該等PWM輸出頻率皆處於與準主頻率相同之頻率或處於該準主頻率之一(若干)整數倍頻率。每一個別PWM產生器電路可在一「單發模式」中操作，從而完成其個別循環且然後等待一同步信號。若PWM產生器正忙於一現有PWM循環，則其忽略同步信號直至其現有PWM循環已完成為止。此「準主時基」電路允許由於使用者PWM組態錯誤及/或更新錯誤所致之微小時序錯誤，且仍產生保持彼此同步之穩定PWM信號輸出。
    根據本發明之一特定實例性實施例，一種用於產生與一主時基同步之一PWM信號之脈衝寬度調變(PWM)產生器(401)包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(402)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(402)，比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一PWM信號；一本端週期暫存器(438)，其儲存判定由該PWM產生器(401)產生之該PWM信號之頻率之一本端週期值；一本端週期比較器(424)，其耦合至該工作循環計數器(402)及該本端週期暫存器(438)，比較該工作循環計數值與該本端週期值，且當該工作循環值等於或大於該本端週期值時產生一邏輯高信號；一相位計數器(426)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器(412)，其儲存一相位偏移值；一相位偏移比較器(428)，其耦合至該相位計數器(426)及該相位偏移暫存器(412)，比較該相位計數值與該相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器(428)具有耦合至該相位計數器(426)之一停止輸入之一輸出，且當該相位偏移比較器(428)之該輸出處於一邏輯高時阻止該相位計數器(426)針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環(CIP)正反器(432)，其具有耦合至一PWM循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器(110)之一反相輸出之一重設輸入；一邊緣偵測器電路(434、436)，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器(428)之一輸出之一第二輸入；一第一「及」閘(430)，其具有耦合至該PWM循環開始信號之一第一輸入及耦合至該CIP正反器432之一反相輸出之一第二輸入；一第二「及」閘(446)，其具有耦合至該本端週期比較器424之一第一輸入及耦合至一反相單發模式控制信號之一第二輸入；及一「或」閘(422)，其具有耦合至該邊緣偵測器電路(434、436)之一輸出之一第一輸入、耦合至該第二「及」閘(438)之一輸出之一第二輸入及耦合至該工作循環計數器(402)之一重設輸入之一輸出，其中每次一週期翻轉事件發生時就產生該PWM循環開始信號，其中若在該第一「及」閘(430)之該第二輸入處該CIP正反器(432)之該反相輸出係一邏輯高且在該第一「及」閘(430)之該第一輸入處該PWM循環開始信號係一邏輯高，則將該相位計數值重設為零且將該CIP正反器(432)之該反相輸出設定至一邏輯低，藉此忽略該PWM循環開始信號之所有其他者直至將該CIP正反器(432)之該反相輸出重設回至一邏輯高為止，其中當該相位計數值等於或大於該相位偏移暫存器(412)中之該相位偏移值時，該相位計數器(426)停止計數，其中當停用一單發模式時，在該工作循環計數值等於或大於該本端週期值時將該工作循環計數器(402)重設為零且一新工作循環計數開始，否則在該工作循環計數值等於或大於該本端週期值時不重設該工作循環計數器(402)，且其中若該工作循環計數值等於或大於該工作循環值，則重設該CIP正反器(432)以使得該CIP正反器(432)之該輸出處於一邏輯高，然後將該工作循環計數器(402)中之該工作循環計數值重設為零且一新工作循環計數開始。
    根據本發明之另一特定實例性實施例，一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變(PWM)信號之系統包括：一主時基產生器(500)，其中該主時基產生器(500)包括：一主週期計數器(502)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期暫存器(504)，其具有一主週期值；一主週期比較器(506)，其耦合至該主週期暫存器(504)及該主週期計數器(502)，比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一PWM循環開始信號，且然後將該主週期計數器(502)中之該主計數值重設為零；及複數個脈衝寬度調變(PWM)產生器(401)，其用於產生具有經延伸相位偏移之複數個PWM信號，該複數個PWM產生器(401)中之每一者包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(402)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(402)，比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；一本端週期暫存器(438)，其儲存判定由該PWM產生器(401)產生之該PWM信號之頻率之一本端週期值；一本端週期比較器(424)，其耦合至該工作循環計數器(402)及該本端週期暫存器(438)，比較該工作循環計數值與該本端週期值，且當該工作循環值等於或大於該本端週期值時產生一邏輯高信號；一相位計數器(426)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器(412)，其儲存一相位偏移值；一相位偏移比較器(428)，其耦合至該相位計數器(426)及該相位偏移暫存器(412)，比較該相位計數值與該相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器(428)具有耦合至該相位計數器(426)之一停止輸入之一輸出，且當該相位偏移比較器(428)之該輸出處於一邏輯高時阻止該相位計數器(426)針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環(CIP)正反器(432)，其具有耦合至一PWM循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器(110)之一反相輸出之一重設輸入；一邊緣偵測器電路(434、436)，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器(428)之一輸出之一第二輸入；一第一「及」閘(430)，其具有耦合至該PWM循環開始信號之一第一輸入及耦合至該CIP正反器432之一反相輸出之一第二輸入；一第二「及」閘(446)，其具有耦合至該本端週期比較器424之一第一輸入及耦合至一反相單發模式控制信號之一第二輸入；及一「或」閘(422)，其具有耦合至該邊緣偵測器電路(434、436)之一輸出之一第一輸入、耦合至該本端週期比較器(424)之一輸出之一第二輸入及耦合至該工作循環計數器(402)之一重設輸入之一輸出，其中每次一週期翻轉事件發生時該主時基產生器(500)就產生該PWM循環開始信號，其中若在該第一「及」閘(430)之該第二輸入處該CIP正反器(432)之該反相輸出係一邏輯高且在該第一「及」閘(430)之該第一輸入處該PWM循環開始信號係一邏輯高，則將該相位計數值重設為零且將該CIP正反器(432)之該反相輸出設定至一邏輯低，藉此忽略該PWM循環開始信號之所有其他者且將該CIP正反器(432)之該反相輸出重設回至一邏輯高，其中當該相位計數值等於或大於該相位偏移暫存器(412)中之該相位偏移值時，該相位計數器(426)停止計數，其中當停用一單發模式時，在該工作循環計數值等於或大於該本端週期值時將該工作循環計數器(402)重設為零且一新工作循環計數開始，否則在該工作循環計數值等於或大於該本端週期值時不重設該工作循環計數器(402)，且其中若該工作循環計數值等於或大於該工作循環值，則重設該CIP正反器(432)以使得該CIP正反器(432)之該輸出處於一邏輯高，然後將該工作循環計數器(402)中之該工作循環計數值重設為零且一新工作循環計數開始。
    根據本發明之又一特定實例性實施例，一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變(PWM)信號之方法包括以下步驟：自一主週期計數器(502)提供一主計數值，其中針對由該主週期計數器(502)接收之複數個時脈脈衝中之每一者遞增該主計數值；在一主週期暫存器(504)中提供一主週期值；藉助一主週期比較器(506)比較該主計數值與該主週期值；當該主計數值等於或大於該主週期值時產生一PWM循環開始信號，且然後將該主週期計數器(502)中之該主計數值重設為零；藉助複數個脈衝寬度調變(PWM)產生器(401)產生複數個相位偏移相關PWM信號，其中產生該複數個相位偏移相關PWM信號中之每一者包括以下步驟：將一工作循環值儲存於一工作循環暫存器(108)中；針對由一工作循環計數器(402)接收之該複數個時脈脈衝中之每一者，藉助該工作循環計數器(402)遞增一工作循環計數值；藉助一工作循環比較器(110)比較該工作循環計數值與該工作循環值；當該經比較工作循環計數值小於或等於該工作循環值時，產生該複數個相位偏移相關PWM信號中之該一者；藉助一本端週期比較器(424)比較該工作循環計數值與該主週期值；當該工作循環值等於或大於該主週期值時藉助該本端週期比較器(424)產生一邏輯高；針對由一相位計數器(426)接收之該複數個時脈脈衝中之每一者遞增該相位計數器(426)中之一相位計數值；將一相位偏移值儲存於一相位偏移暫存器(412)中；藉助一相位偏移比較器(428)比較該相位計數值與該相位偏移值；當該相位計數值等於或大於該相位偏移值時，自該相位偏移比較器(428)產生一邏輯高；當來自該相位偏移比較器(428)之一輸出處於一邏輯高時，阻止針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；每次一週期翻轉事件發生時就產生該PWM循環開始信號；當該相位計數值等於或大於該相位偏移值時，暫停該相位計數器(426)中之計數；當該相位計數值等於或大於該相位偏移值時，將該工作循環計數器(402)中之該工作循環計數值重設為零；當該工作循環計數值等於或大於該本端週期值且停用一單發模式時，將該工作循環計數器(402)中之該工作循環計數值重設為零；且然後開始一新工作循環計數。
    可藉由結合隨附圖式一起參考以下說明來獲得對本發明之一更完整理解。
    儘管易於對本發明作出各種修改及替代形式，但已在圖式中展示並在本文中詳細闡述了本發明之特定實例性實施例。然而，應理解，本文中對特定實例性實施例之說明不意欲將本發明限於本文中所揭示之特定形式，而是相反，本發明欲涵蓋如由隨附申請專利範圍所定義之所有修改及等效形式。
    現參考圖式，其示意性地圖解說明一實例性實施例之細節。在圖式中，相似元件將由相似編號表示，且類似元件將由具有一不同小寫字母後置字之相似編號表示。
    參考圖1，其繪示一典型脈衝寬度調變(PWM)產生器電路。PWM產生器電路101包括一計時器/計數器102、一週期暫存器104、一比較器106及一工作循環暫存器108。計時器/計數器102自零正數計數直至根據比較器106所判定其達到由週期暫存器104規定之一值為止。週期暫存器104含有表示判定PWM週期之最大計數器值之一使用者所規定值。當計時器/計數器102匹配週期暫存器104中之值時，藉由來自比較器106之一重設信號清除計時器/計數器102，且循環重複。工作循環暫存器108儲存使用者所規定工作循環值。每當計時器/計數器102值小於儲存於工作循環暫存器108中之工作循環值時，確證(驅動為高)一PWM輸出信號120。當計時器/計數器102值大於或等於儲存於工作循環暫存器108中之工作循環值時，撤銷確證(驅動為低)PWM輸出信號120。
    參考圖2，其繪示具有一主時基且用於產生在PWM信號中之每一者之間具有相位偏移之同步PWM信號群組之一多相位PWM信號產生電路之一示意性方塊圖。多相位PWM產生電路包括一主時基500及複數個PWM產生器101。主時基500包括控制PWM產生器101a至101n之PWM信號相位中之每一者之週期之一週期暫存器504、週期比較器506及一週期計數器502。PWM產生器101中之每一者包括用以判定來自PWM產生器101中之每一者之各別PWM輸出信號之相位偏移之一相位偏移暫存器512。PWM週期暫存器504、工作循環暫存器108及相位偏移暫存器512分別經程式化為獲得一所期望操作頻率(週期)、工作循環及相位偏移所需之值。本端時基計數器102與主時基500同步。個別PWM信號輸出可在相位(由相位偏移暫存器512判定)上不同但不在頻率(週期)上不同。
    參考圖3，其繪示用於產生能夠具有不同頻率之複數個PWM信號之一PWM信號產生電路之一示意性方塊圖。PWM產生器電路101中之每一者包括用以判定來自PWM產生器101中之每一者之一各別PWM輸出信號之相位偏移之一相位偏移暫存器512。工作循環暫存器108及相位偏移PWM暫存器512分別經程式化為獲得PWM輸出中之每一者之一所期望工作循環及相位偏移所需之值。本端時基計數器102允許個別PWM產生器電路101以不同頻率操作但此等頻率係獨立的且未經同步。
    參考圖4，其繪示根據本發明之一特定實例性實施例之用於產生具有諧波相關頻率之PWM信號之一多頻率同步PWM信號產生電路之一示意性方塊圖。一主時基產生電路500包括一主時基週期計數器502、一主時基週期暫存器504及一主時基週期比較器506。
    每次主時基週期計數器502達到其終止計數且翻轉至零(週期翻轉事件)時，主時基產生電路500就產生處於一邏輯「高」或「1」之一PWM循環開始信號。PWM循環開始信號耦合至PWM產生器電路401中之每一者。若重設處理程序中循環(CIP)正反器432(Q-輸出處於一邏輯「1」)且接收一PWM循環開始信號，則重設相位計數器426且設定相關聯CIP正反器432(Q-輸出處於一邏輯「0」)。其中在設定CIP正反器432且接收一PWM循環開始信號之時間期間，無任何其他情況發生(「及」閘430阻擋至相位計數器426之一重設信號)。本文中將可交換使用術語「本端時基計數器」與「工作循環計數器」402。
    若相位計數器426中之值小於相位偏移暫存器412中之值，則相位計數器426繼續正數計數。當相位計數器426中之值等於或大於相位偏移暫存器412中之值時，相位計數器426停止計數，且當相位計數器426達到其終止計數(例如，經由包括正反器436與「及」閘434之邊緣偵測電路)時重設相關聯本端時基計數器(工作循環計數器)402。當本端時基計數器(工作循環計數器)402之值等於或大於工作循環暫存器108中之值時，CIP正反器432(Q-輸出處於一邏輯「1」)被重設(清除)且準備好(作好準備)接受下一所接收PWM循環開始信號且然後在上文所闡述處理程序之開始處再次開始。然而，本端時基計數器(工作循環計數器)402可繼續翻轉且開始新PWM循環。
    當在「單發模式」中時，僅當存在來自「及」閘434之一邊緣偵測信號(藉由自相位偏移比較器428輸出之一邏輯高產生)時重設工作循環計數器402。當不在「單發模式」中(單發模式信號442處於一邏輯零)時，可如上文所闡述或當工作循環計數器402中之計數值等於或大於本端週期暫存器438中之值時重設工作循環計數器402，在此時自本端週期比較器424輸出之一邏輯高將重設工作循環計數器402。
    參考圖5，其繪示圖4中所展示之多頻率同步PWM信號產生電路之一示意性時序圖。若個別PWM產生器401正忙，則其阻擋同步信號。
    儘管已參考本發明之實例性實施例繪示、闡述及定義了本發明之實施例，但此等參考不暗示對本發明之一限制，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習相關技術且受益於本發明之技術者將聯想到此等修改、變更及等效形式。本發明之所繪示及所闡述實施例僅係實例，且並非對本發明之範疇之窮盡性說明。
    101‧‧‧脈衝寬度調變產生器電路/脈衝寬度調變產生器
    101a-101n‧‧‧脈衝寬度調變產生器
    102‧‧‧計時器/計數器/本端時基計數器
    102a-102n‧‧‧計時器/計數器/本端時基計數器
    104‧‧‧週期暫存器
    106‧‧‧比較器
    108‧‧‧工作循環暫存器
    108a-108n‧‧‧工作循環暫存器
    110a-110n‧‧‧工作循環比較器
    120‧‧‧脈衝寬度調變輸出信號
    500‧‧‧主時基產生器/主時基/主時基產生電路
    502‧‧‧主週期計數器/週期計數器/主時基週期計數器
    504‧‧‧主週期暫存器/週期暫存器/脈衝寬度調變週期暫存器/主時基週期暫存器
    506‧‧‧主週期比較器/週期比較器/主時基週期比較器
    512a-512n‧‧‧相位偏移暫存器/相位偏移脈衝寬度調變暫存器
    clk‧‧‧時脈
    load‧‧‧載入
    RES‧‧‧重設
    reset‧‧‧重設
    stop‧‧‧停止
    圖1圖解說明一典型脈衝寬度調變(PWM)產生器電路；圖2圖解說明具有一主時基且用於產生在PWM信號中之每一者之間具有相位偏移之同步PWM信號群組之一多相位PWM信號產生電路之一示意性方塊圖；圖3圖解說明用於產生能夠具有不同頻率之複數個PWM信號之一PWM信號產生電路之一示意性方塊圖；圖4圖解說明根據本發明之一特定實例性實施例之用於產生具有諧波相關頻率之PWM信號之一多頻率同步PWM信號產生電路之一示意性方塊圖；及圖5圖解說明圖4中所展示之多頻率同步PWM信號產生電路之一示意性時序圖。
    101a-101n‧‧‧脈衝寬度調變產生器
    102a-102n‧‧‧計時器/計數器/本端時基計數器
    108a-108n‧‧‧工作循環暫存器
    110a-110n‧‧‧工作循環比較器
    500‧‧‧主時基產生器/主時基/主時基產生電路
    502‧‧‧主週期計數器/週期計數器/主時基週期計數器
    504‧‧‧主週期暫存器/週期暫存器/脈衝寬度調變週期暫存器/主時基週期暫存器
    506‧‧‧主週期比較器/週期比較器/主時基週期比較器
    512a-512n‧‧‧相位偏移暫存器/相位偏移脈衝寬度調變暫存器
    clk‧‧‧時脈
    load‧‧‧載入
    reset‧‧‧重設
    权利要求:
    Claims (5)
    [1] 一種用於產生與一主時基同步之一脈衝寬度調變(PWM)信號之PWM產生器(401)，其包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(402)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(402)，比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一PWM信號；一本端週期暫存器(438)，其儲存判定由該PWM產生器(401)產生之該PWM信號之頻率之一本端週期值；一本端週期比較器(424)，其耦合至該工作循環計數器(402)及該本端週期暫存器(438)，比較該工作循環計數值與該本端週期值，且當該工作循環值等於或大於該本端週期值時產生一邏輯高信號；一相位計數器(426)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器(412)，其儲存一相位偏移值；一相位偏移比較器(428)，其耦合至該相位計數器(426)及該相位偏移暫存器(412)，比較該相位計數值與該相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器(428)具有耦合至該相位計數器(426)之一停止輸入之一輸出，且當該相位偏移比較器(428)之該輸出處於一邏輯高時阻止該相位計數器(426)針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環(CIP)正反器(432)，其具有耦合至一PWM循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器(110)之一反相輸出之一重設輸入；一邊緣偵測器電路(434、436)，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器(428)之一輸出之一第二輸入；一第一「及」閘(430)，其具有耦合至該PWM循環開始信號之一第一輸入及耦合至該CIP正反器432之一反相輸出之一第二輸入；一第二「及」閘(446)，其具有耦合至該本端週期比較器424之一第一輸入及耦合至一反相單發模式控制信號之一第二輸入；及一「或」閘(422)，其具有耦合至該邊緣偵測器電路(434、436)之一輸出之一第一輸入、耦合至該第二「及」閘(438)之一輸出之一第二輸入及耦合至該工作循環計數器(402)之一重設輸入之一輸出，其中每次一週期翻轉事件發生時就產生該PWM循環開始信號，其中若在該第一「及」閘(430)之該第二輸入處該CIP正反器(432)之該反相輸出係一邏輯高且在該第一「及」閘(430)之該第一輸入處該PWM循環開始信號係一邏輯高，則將該相位計數值重設為零且將該CIP正反器(432)之該反相輸出設定至一邏輯低，藉此忽略該PWM循環開始信號之所有其他者直至將該CIP正反器(432)之該反相輸出重設回至一邏輯高為止，其中當該相位計數值等於或大於該相位偏移暫存器(412)中之該相位偏移值時，該相位計數器(426)停止計數，其中當停用一單發模式時，在該工作循環計數值等於或大於該本端週期值時將該工作循環計數器(402)重設為零且一新工作循環計數開始，否則在該工作循環計數值等於或大於該本端週期值時不重設該工作循環計數器(402)，且其中若該工作循環計數值等於或大於該工作循環值，則重設該CIP正反器(432)以使得該CIP正反器(432)之該輸出處於一邏輯高，然後將該工作循環計數器(402)中之該工作循環計數值重設為零且一新工作循環計數開始。
    [2] 如請求項1之PWM產生器，其中該邊緣偵測器電路(434、436)包括：一D正反器(436)，其具有耦合至該時脈之一時脈輸入及耦合至該相位偏移比較器(428)之一輸出之一D輸入；及一第三「及」閘(434)，其具有耦合至該相位偏移比較器(428)之該輸出之一第一輸入、耦合至該D正反器(436)之一反相輸出之一第二輸入及耦合至該「或」閘(422)之該第一輸入之一輸出。
    [3] 一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變(PWM)信號之系統，該系統包括：一主時基產生器(500)，其中該主時基產生器(500)包括：一主週期計數器(502)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期暫存器(504)，其具有一主週期值；一主週期比較器(506)，其耦合至該主週期暫存器(504)及該主週期計數器(502)，比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一PWM循環開始信號，且然後將該主週期計數器(502)中之該主計數值重設為零；及複數個脈衝寬度調變(PWM)產生器(401)，其用於產生具有經延伸相位偏移之複數個PWM信號，該複數個PWM產生器(401)中之每一者包括：一工作循環暫存器(108)，其儲存一工作循環值；一工作循環計數器(402)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(110)，其耦合至該工作循環暫存器(108)及該工作循環計數器(402)，比較該工作循環計數值與該工作循環值，且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；一本端週期暫存器(438)，其儲存判定由該PWM產生器(401)產生之該PWM信號之頻率之一本端週期值；一本端週期比較器(424)，其耦合至該工作循環計數器(402)及該本端週期暫存器(438)，比較該工作循環計數值與該本端週期值，且當該工作循環值等於或大於該本端週期值時產生一邏輯高信號；一相位計數器(426)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一相位計數值；一相位偏移暫存器(412)，其儲存一相位偏移值；一相位偏移比較器(428)，其耦合至該相位計數器(426)及該相位偏移暫存器(412)，比較該相位計數值與該相位偏移值，且當該相位計數值等於或大於該相位偏移值時產生一邏輯高；該相位偏移比較器(428)具有耦合至該相位計數器(426)之一停止輸入之一輸出，且當該相位偏移比較器(428)之該輸出處於一邏輯高時阻止該相位計數器(426)針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；一處理程序中循環(CIP)正反器(432)，其具有耦合至一PWM循環開始信號之一時脈輸入、耦合至一邏輯高之一D輸入及耦合至該工作循環比較器(110)之一反相輸出之一重設輸入；一邊緣偵測器電路(434、436)，其具有耦合至該時脈之一第一輸入及耦合至該相位偏移比較器(428)之一輸出之一第二輸入；一第一「及」閘(430)，其具有耦合至該PWM循環開始信號之一第一輸入及耦合至該CIP正反器(432)之一反相輸出之一第二輸入；一第二「及」閘(446)，其具有耦合至該本端週期比較器(424)之一第一輸入及耦合至一反相單發模式控制信號之一第二輸入；及一「或」閘(422)，其具有耦合至該邊緣偵測器電路(434、436)之一輸出之一第一輸入、耦合至該本端週期比較器(424)之一輸出之一第二輸入及耦合至該工作循環計數器(402)之一重設輸入之一輸出，其中每次一週期翻轉事件發生時該主時基產生器(500)就產生該PWM循環開始信號，其中若在該第一「及」閘(430)之該第二輸入處該CIP正反器(432)之該反相輸出係一邏輯高且在該第一「及」閘(430)之該第一輸入處該PWM循環開始信號係一邏輯高，則將該相位計數值重設為零且將該CIP正反器(432)之該反相輸出設定至一邏輯低，藉此忽略該PWM循環開始信號之所有其他者直至將該CIP正反器(432)之該反相輸出重設回至一邏輯高為止，其中當該相位計數值等於或大於該相位偏移暫存器(412)中之該相位偏移值時，該相位計數器(426)停止計數，其中當停用一單發模式時，在該工作循環計數值等於或大於該本端週期值時將該工作循環計數器(402)重設為零且一新工作循環計數開始，否則在該工作循環計數值等於或大於該本端週期值時不重設該工作循環計數器(402)，且其中若該工作循環計數值等於或大於該工作循環值，則重設該CIP正反器(432)以使得該CIP正反器(432)之該輸出處於一邏輯高，然後將該工作循環計數器(402)中之該工作循環計數值重設為零且一新工作循環計數開始。
    [4] 如請求項3之系統，其中該邊緣偵測器電路(434、436)包括：一D正反器(436)，其具有耦合至該時脈之一時脈輸入及耦合至該相位偏移比較器(428)之一輸出之一D輸入；及一第三「及」閘(434)，其具有耦合至該相位偏移比較器(428)之該輸出之一第一輸入、耦合至該D正反器(436)之一反相輸出之一第二輸入及耦合至該「或」閘(422)之該第一輸入之一輸出。
    [5] 一種用於產生具有經延伸相位偏移之複數個脈衝寬度調變(PWM)信號之方法，該方法包括以下步驟：自一主週期計數器(502)提供一主計數值，其中針對由該主週期計數器(502)接收之複數個時脈脈衝中之每一者遞增該主計數值；在一主週期暫存器(504)中提供一主週期值；藉助一主週期比較器(506)比較該主計數值與該主週期值；當該主計數值等於或大於該主週期值時產生一PWM循環開始信號，且然後將該主週期計數器(502)中之該主計數值重設為零；藉助複數個脈衝寬度調變(PWM)產生器(401)產生複數個相位偏移相關PWM信號，其中產生該複數個相位偏移相關PWM信號中之每一者包括以下步驟：將一工作循環值儲存於一工作循環暫存器(108)中；針對由一工作循環計數器(402)接收之該複數個時脈脈衝中之每一者，藉助該工作循環計數器(402)遞增一工作循環計數值；藉助一工作循環比較器(110)比較該工作循環計數值與該工作循環值；當該經比較工作循環計數值小於或等於該工作循環值時，產生該複數個相位偏移相關PWM信號中之該一者；藉助一本端週期比較器(424)比較該工作循環計數值與該主週期值；當該工作循環值等於或大於該主週期值時，藉助該本端週期比較器(424)產生一邏輯高；針對由一相位計數器(426)接收之該複數個時脈脈衝中之每一者遞增該相位計數器(426)中之一相位計數值；將一相位偏移值儲存於一相位偏移暫存器(412)中；藉助一相位偏移比較器(428)比較該相位計數值與該相位偏移值；當該相位計數值等於或大於該相位偏移值時，自該相位偏移比較器(428)產生一邏輯高；當來自該相位偏移比較器(428)之一輸出處於一邏輯高時，阻止針對該複數個所接收時脈脈衝中之每一者遞增該相位計數值；每次一週期翻轉事件發生時就產生該PWM循環開始信號；當該相位計數值等於或大於該相位偏移值時，暫停該相位計數器(426)中之計數；當該相位計數值等於或大於該相位偏移值時，將該工作循環計數器(402)中之該工作循環計數值重設為零；當該工作循環計數值等於或大於該本端週期值且停用一單發模式時，將該工作循環計數器(402)中之該工作循環計數值重設為零；且然後開始一新工作循環計數。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI556583B|2016-11-01|同步多頻率脈衝寬度調變產生器
    TWI571060B|2017-02-11|重覆單一循環脈衝寬度調變之產生
    TWI479805B|2015-04-01|外部同步多相位脈波寬度調變訊號
    TWI568187B|2017-01-21|與可變頻率成比例之多相位脈衝寬度調變之產生
    TWI577114B|2017-04-01|脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法
    TWI551052B|2016-09-21|維持脈衝寬度調變資料集之同調
    US11196426B2|2021-12-07|Time-to-digital converter stop time control
    US10691074B2|2020-06-23|Time-to-digital converter circuit
    TWI642277B|2018-11-21|分頻時鐘校準
    US8415978B2|2013-04-09|State machine for generating a pulse width modulation | waveform
    KR20010008836A|2001-02-05|이동통신시스템의 위상비교기를 이용한 클럭 동기장치
    JP2018160754A|2018-10-11|出力信号状態変更装置
    KR20180095191A|2018-08-27|오실레이터가 적용된 시간-디지털 컨버터 및 이를 포함하는 지연 고정 루프 장치
    KR100935605B1|2010-01-07|반도체 메모리 장치의 도메인 크로싱 회로
    JP2016032169A|2016-03-07|クロック位相調整回路
    US20170005645A1|2017-01-05|Circuit for generating at least two rectangular signals with adjustable phase shift and use of said circuit
    JPH10313301A|1998-11-24|位相同期回路
    CN103780257A|2014-05-07|环型振荡器电路
    TW201421957A|2014-06-01|資料處理裝置及程式產品
    同族专利:
    公开号 | 公开日
    WO2013048817A3|2013-07-04|
    EP2761754B1|2015-11-18|
    EP2761754A2|2014-08-06|
    CN103875183A|2014-06-18|
    CN103875183B|2017-03-08|
    TWI556583B|2016-11-01|
    US8362819B1|2013-01-29|
    ES2561892T3|2016-03-01|
    KR101933581B1|2018-12-28|
    KR20140079796A|2014-06-27|
    WO2013048817A2|2013-04-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    GB2271232B|1992-10-03|1997-05-07|Motorola Inc|Pulse generation/sensing arrangement for use in a microprocessor system|
    JP3817958B2|1999-03-16|2006-09-06|セイコーエプソン株式会社|Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器|
    US6700722B2|2001-05-25|2004-03-02|Infineon Technologies Ag|High-speed zero phase restart of a multiphase clock|
    US20020190768A1|2001-06-01|2002-12-19|Bowling Stephen A.|Extended resolution mode for a PWM module application|
    US7362152B2|2004-03-24|2008-04-22|Texas Instruments Incorporated|Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits|
    JP4563737B2|2004-07-02|2010-10-13|ルネサスエレクトロニクス株式会社|パルス幅変調回路|
    US7376182B2|2004-08-23|2008-05-20|Microchip Technology Incorporated|Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers|
    JP4704260B2|2006-03-27|2011-06-15|富士通セミコンダクター株式会社|Ｐｗｍ出力回路|
    US7646808B2|2006-04-04|2010-01-12|Microchip Technology Incorporated|Allowing immediate update of pulse width modulation values|
    US7714626B2|2007-06-28|2010-05-11|Microchip Technology Incorporated|System, method and apparatus having improved pulse width modulation frequency resolution|
    US7791386B2|2008-01-23|2010-09-07|Microchip Technology Incorporated|Externally synchronizing multiphase pulse width modulation signals|US8558632B2|2011-09-29|2013-10-15|Microchip Technology Incorporated|Repetitive single cycle pulse width modulation generation|
    US9363069B2|2014-05-14|2016-06-07|Novatek Microelectronics Corp.|Clock generating device and related synchronization method|
    US9736579B2|2015-05-20|2017-08-15|uBeam Inc.|Multichannel waveform synthesis engine|
    US9479182B1|2015-07-02|2016-10-25|Integrated Device Technology, Inc.|Methods and apparatus for synchronizing operations using separate asynchronous signals|
    US9628255B1|2015-12-18|2017-04-18|Integrated Device Technology, Inc.|Methods and apparatus for transmitting data over a clock signal|
    TWI695585B|2019-07-31|2020-06-01|力林科技股份有限公司|脈波寬度調變控制電路以及脈波寬度調變信號的控制方法|
    TWI738606B|2021-01-13|2021-09-01|新唐科技股份有限公司|信號同步裝置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/248,668|US8362819B1|2011-09-29|2011-09-29|Synchronizing multi-frequency pulse width modulation generators|
    [返回顶部]